[비즈한국] 중국 메모리 반도체 기업 창신메모리테크놀로지(CXMT)가 차세대 D램 구조를 적용한 서버용 제품을 연내 출시하겠다고 밝히면서 삼성전자와 SK하이닉스의 기술 경쟁력에도 관심이 쏠리고 있다. 국내 업체들이 개발 중인 기술을 중국 기업이 먼저 제품화하겠다는 계획을 내놓으면서다.
다만 신기술을 적용한 제품의 출시와 안정적인 대량 생산은 별개의 문제다. 셀 구조를 바꿔 집적도를 높이더라도 실제 성능과 원가 경쟁력을 확보하려면 생산 수율을 안정화하고 고객사의 품질 검증을 통과해야 한다. CXMT의 발표를 기술 추격의 신호로 볼 수는 있지만, 이를 곧바로 국내 업체와의 기술 격차 축소로 해석하기는 이르다는 평가가 나온다.
4F², 미세화 한계 넘을 대안이라는데…
차오칸위 CXMT 사장은 지난 10일 중국 상하이에서 열린 제4회 집적회로·칩렛 컨퍼런스에서 4F²(포에프스퀘어) 구조를 적용한 서버용 DDR5 메모리 모듈(RDIMM)을 연말까지 출시하겠다고 밝혔다. RDIMM은 데이터센터 서버에 들어가는 제품으로, 높은 안정성과 호환성이 요구되는 제품이다. 소비자용 메모리 위주였던 CXMT가 서버용 시장으로 사업 영역을 넓히겠다는 의미로 풀이된다.
4F²는 D램에서 데이터를 저장하는 최소 단위인 셀의 면적을 줄이는 기술이다. 현재 널리 쓰이는 6F² 구조에서 셀 면적을 4F²로 줄이면 이론적으로 면적을 약 33% 축소할 수 있다. 기존 D램은 셀을 구성하는 트랜지스터를 수평으로 배치하는 구조를 사용해왔다. 같은 크기의 반도체에 더 많은 데이터를 저장하거나 같은 용량의 칩을 더 작게 만들 수 있는 셈이다.
반도체 회로의 선폭을 줄이는 미세화와는 다른 접근법인데 미세화가 진전될수록 커지는 집적도 개선의 어려움을 극복할 대안으로 주목받고 있다.
관건은 좁아진 공간에 트랜지스터를 넣는 방식이다. 기존의 평면형 셀 구조와 달리 4F²는 트랜지스터를 수직으로 세워 공간 활용도를 높인다. CXMT는 자체 개발한 ‘수직 서라운드 게이트(VSG)’ 트랜지스터로 이를 구현했다고 설명했다. 수직으로 세운 채널을 게이트가 둘러싸 전류 흐름을 제어하고 누설 전류를 억제하는 구조다. 이를 위해 기존 제조 공정도 재설계했다는 게 회사 측 설명이다.
그렇다고 셀 면적을 줄이는 것만으로 제품 경쟁력이 보장되지는 않는다. 좁아진 공간에서도 전류를 정밀하게 제어하고 데이터 보존 특성을 유지해야 한다. 실제 동작 속도와 전력 효율은 물론 생산 수율까지 확인해야 신기술의 양산 경쟁력을 판단할 수 있다.
삼성·SK보다 먼저 상용화, 과연 가능할까
국내 업체들도 4F²를 차세대 D램 기술로 개발하고 있다. 송재혁 삼성전자 최고기술책임자(CTO) 겸 사장은 지난 14일 반도체대전(SEDEX 2026) 현장에서 관련 기술 개발 여부를 묻는 질문에 “그렇다”며 “열심히 하고 있다”고 답했다. 업계에서는 삼성전자가 수직 채널 트랜지스터(VCT) 기반 4F² 구조를 ‘D0a’ 공정에 적용하는 방안을 추진 중인 것으로 보고 있다.
SK하이닉스도 지난해 10나노미터(㎚) 이하 D램에 4F² 수직 게이트(VG)와 웨이퍼 본딩을 적용하는 기술 로드맵을 공개했다.
증권가에서는 양산 시점 기준 삼성전자와 CXMT의 D램 공정 격차를 5~7년으로 추정한다. KB증권은 또 4F² 구조를 적용한 제품의 상업적 수요와 시장이 아직 뚜렷하게 형성되지 않았다는 점을 지적했다. 성능과 수율, 원가 경쟁력, 고객사 인증, 대량 양산 능력 등을 검증해야 실질적인 시장 경쟁력을 판단할 수 있다는 분석이다.
CXMT의 계획대로 올 연말 제품을 공개하면 2028년 전후 상용화 가능성이 거론되는 삼성전자보다 일정상 앞서게 된다.
CXMT는 2016년 설립 때부터 4F² 구조를 연구해 왔고, 관련 특허군 300여 건을 공개했다고 밝혔다. 다만 이번 신제품의 구체적인 용량과 처리 속도, 생산 규모, 고객사 등은 공개하지 않았다. 실제 양산 시점과 공급 능력을 가늠하기 위해서는 추가 정보가 필요한 상황이다.
셀 줄이면 원가도 줄어드나
업계에서는 미국의 대중국 수출 규제로 극자외선(EUV) 노광장비 확보가 어려운 CXMT가 셀 구조를 바꿔 집적도를 높이려는 것으로 해석한다. 선폭을 줄이는 미세화에 제약이 있는 만큼 구조 혁신으로 이를 보완하려는 접근이다. CXMT는 EUV 없이 노광과 패터닝을 여러 차례 반복하는 방식으로 회로를 구현해 온 것으로 알려졌다.
문제는 공정 난도와 제조 비용이다. 수직 구조를 정밀하게 구현하려면 공정 제어가 까다로워져 초기 수율이 낮아질 수 있다. 패터닝을 반복하는 방식도 공정 시간과 비용을 늘리는 요인이다. 셀 면적을 줄여 생산량을 늘리더라도 불량률이 높으면 칩당 원가를 낮추기 어렵다. 국내 업체들도 관련 기술을 개발하고 있지만, 실제 양산 적용에는 공정 경제성과 시장 수요까지 고려해야 한다는 분석이 나온다.
CXMT 발표 직후인 지난 13일 삼성전자와 SK하이닉스 주가는 각각 7.39%, 10.09% 급락했다. 시장이 민감하게 반응한 건 기술 자체보다 추격 속도와 물량에 대한 우려가 겹쳤기 때문이다.
기술 추격에 대한 경계감에 더해 중국 업체의 공급 확대 가능성이 부각된 영향으로 풀이된다. CXMT의 D램 웨이퍼 생산능력은 연말 월 35만 장 수준까지 늘어날 전망이다. 시장조사업체 트렌드포스에 따르면 CXMT의 올해 2분기 글로벌 D램 시장 점유율은 매출액 기준 9.5%로 세계 4위까지 높아졌다. 지난 7월 상하이 증시 상장으로 자금 조달 기반도 넓혔다. AI 수요가 이끈 메모리 호황의 지속성에 대한 의문이 커지는 가운데 중국발 공급 확대 가능성까지 부각된 상황이다.
15일 장 마감 기준 삼성전자는 21만 원, SK하이닉스는 125만 8000원에 거래를 마쳤다.